Na sexta RISC-V China Summit, realizada em Shenzhen de 18 a 20 de outubro de 2026, Andrea Gallo, CEO da RISC-V International, previu a chegada de processadores RISC-V de alto desempenho ainda neste ano. Para um servidor, porém, o processador é apenas parte da plataforma: a especificação da RISC-V também define requisitos para interrupções, proteção de DMA, PCIe, confiabilidade e segurança.
A cúpula já havia sido tema de uma notícia da NeoTeo sobre as datas e a programação do evento. A seguir, o que os requisitos de sistema dizem sobre servidores e como alguns projetos citados no encontro se encaixam nesse cenário.
O que um servidor RISC-V precisa além dos núcleos
O RISC-V Server SoC Requirements v1.0 reúne requisitos e recomendações para os componentes de um sistema de servidor. O documento aborda temporizadores, interrupções, IOMMU, PCIe, RAS, qualidade de serviço (QoS), gerenciamento, monitoramento de desempenho e segurança. A especificação oficial diferencia exigências obrigatórias de recomendações: uma cláusula marcada como MUST tem força diferente de outra marcada como SHOULD.
Essa visão de plataforma ajuda a entender por que um perfil de instruções ou uma contagem de núcleos, isoladamente, não descreve toda a configuração de um servidor. O sistema também precisa coordenar dispositivos de entrada e saída, interrupções, memória e funções de gerenciamento.
Interrupções, proteção de DMA e PCIe
A especificação exige suporte à RISC-V Advanced Interrupt Architecture (AIA) e que interrupções externas usem MSI, ou interrupções sinalizadas por mensagem. O IMSIC, controlador associado a essas interrupções, deve oferecer um arquivo de interrupções para o modo S e pelo menos cinco para o modo VS.
O documento também exige que periféricos capazes de usar DMA e portas PCIe root acessíveis por software sejam controlados por uma IOMMU, respeitadas as exceções previstas na própria especificação. A IOMMU controla o acesso de dispositivos à memória; isso torna a proteção de DMA parte da arquitetura do sistema, não apenas uma característica do núcleo da CPU.
Além de PCIe, a lista inclui RAS, sigla para confiabilidade, disponibilidade e facilidade de manutenção, além de QoS, gerenciamento e monitoramento de desempenho. Na segurança, exige uma raiz de confiança baseada em hardware como raiz principal. Também recomenda suporte à criptografia de memória DRAM externa e a uma interface TPM 2.0.
O estágio dos projetos citados na cúpula
Em seu relato sobre o encontro, a EET China atribuiu estágios diferentes a alguns projetos. A SiFive BigSky foi descrita como uma plataforma de desenvolvimento para data centers, com 32 núcleos RVA23 a 2,0 GHz e Ubuntu 26.04 LTS. A Epic Semi Contrail AIX foi apresentada como comercializada, com 32 núcleos escalares, 16 núcleos aceleradores de IA e uma capacidade anunciada de 75 TOPS.
A Tenstorrent Atlantis, baseada em um conjunto de oito núcleos Ascalon X, tinha a inicialização do SoC e da placa prevista para o quarto trimestre de 2026, segundo o mesmo relato. São exemplos de configurações e etapas distintas; os números de núcleos, frequência e TOPS não formam, por si só, uma comparação de desempenho entre servidores.
O que a sigla RISC diz sobre desempenho
RISC descreve uma abordagem de projeto de processadores que tende a usar instruções simples e regulares, com operações de memória do tipo load/store separadas da aritmética feita em registradores. CISC, em contraste, tradicionalmente permite instruções mais complexas e operações de memória mais diretas.
Essas categorias descrevem tendências de projeto, não o desempenho de um chip específico. Para avaliar um processador RISC-V voltado a servidores, é preciso considerar a implementação, o software e a carga de trabalho, além dos requisitos de sistema que envolvem o restante da plataforma.
